Il rumore di quantizzazione nella conversione analogico-digitale

Un convertitore analogico/digitale (ADC) ha in ingresso un segnale analogico e lo trasforma in un numero intero codificato in un opportuno codice binario. Come nel caso della conversione D/A, possiamo inizialmente supporre che il numero intero sia non negativo e il codice utilizzato sia il binario naturale.

Gli ADC fanno l’operazione inversa dei DAC ma con un’importante differenza: mentre un DAC, al di là degli errori dovuti a limiti tecnologici traduce esattamente il numero in ingresso in una tensione a esso proporzionale, un ADC non può tradurre la tensione in ingresso in un intero esattamente proporzionale, perché mentre i valori di tensione in ingresso sono infiniti e continui, i numeri interi in uscita non lo sono. Nel caso dell’ADC tutto un intervallo di valori di tensione viene codificato con lo stesso numero. A parità di range di variazione della tensione in ingresso, più sono i bit disponibili, più numerosi sono i numeri possibili in uscita, più piccoli sono gli intervalli in cui il campo viene suddiviso e più è alta la risoluzione.

Se definiamo “quanto” Q l’ampiezza del singolo intervallo di tensione in ingresso, la relazione tra la tensione d’ingresso Vi e il dato digitale d’uscita Do = (b_n–1… b₂b₁b₀) è allora quella rappresentata in figura 1.

Figura 1. La relazione ingrsso-uscita di un convertitore ADC

dove ε è l’errore di quantizzazione (o, più esattamente, l’errore in valore assoluto, essendo più propriamente l’errore ±ε). Esso rappresenta l’incertezza con cui possiamo ricostruire la tensione analogica in ingresso V_i dal dato numerico d’uscita.

Infatti, l’unica cosa che possiamo dedurre dall’uscita, è che l’ingresso è “prossimo” al valore Q·Do. Il valore “vero” V vi differisce (in più o in meno) di un valore non determinabile che è appunto l’errore di quantizzazione:

Q · D₀ – V_i= ± ε

Vista la suddivisione del campo di misura in intervalli di ampiezza Q, è chiaro che l’errore di quantizzazione non può comunque superare un quanto, cioè 1 LSB in termini di bit (a meno sempre di difetti tecnologici). L’errore ε può essere minimizzato se si scelgono gli intervalli di quantizzazione in modo che si abbia Vi = Q · D esattamente al centro dell’intervallo individuato da D (fig. 2a): in tal caso l’errore è contenuto in valore assoluto entro mezzo quanto (ε≤ Q/2) ed è nullo al centro dell’intervallo di quantizzazione. La figura 2b si riferisce al caso estremo dove risulta ε = Q.

Figura 2. Se gli intervalli di quantizzazione sono incentrati sui multipli del quanto l’errore è ε≤ Q/2 (a). Ogni altra scelta peggiora l’errore massimo, che può arrivare a Q se i multipli del quanto cadono sugli estremi degli intervalli (b).

Analogamente al caso dei DAC, anche per i convertitori A/D i costruttori in genere non specificano il quanto ma la risoluzione in numero n di bit e la tensione di fondo scala V_FS, correlate al quanto dalla relazione già nota:

$Q=\frac{V_{FS}}{2^{n}}$

La transcaratteristica di un ADC può allora essere espressa (nelle ipotesi di figura 2a) come:

$V_{i}=\frac{V_{FS}}{2^{n}}\sum_{i=0}^{n-1}b_{i}2^{i}\pm \varepsilon$ , con $\varepsilon \leq \frac{V_{FS}}{2^{n+1}}$

Se, come in figura 3, riportiamo la transcaratteristica di un ADC con n = 3 bit, si possono dedurre un paio di utili osservazioni.

Il bit meno significativo (LSB) diventa 1 quando Vi raggiunge (Q/2) = (V_FS /2ⁿ⁺¹)
Il massimo valore per cui l’errore di quantizzazione è nullo è V_FS – Q. Di conseguenza, considerando che l’uscita non può più cambiare, il massimo valore d’ingresso per cui l’errore resta contenuto nel limite di mezzo quanto è mezzo quanto dopo, cioè:
$V_{iMAX}=V_{FS}-Q+\frac{Q}{2}=V_{FS}-\frac{Q}{2}=\frac{2^{n+1}-1}{2^{n+1}}V_{FS}$

A voler essere rigorosi, è questo valore a cui si dovrebbe condizionare il massimo del segnale per sfruttare al meglio la risoluzione dell’ADC; in pratica spesso lo si fa sul fondo scala, e l’errore massimo di quantizzazione all’estremità del campo di misura aumenta così a un quanto (1 LSB).

Notare che il primo intervallo di quantizzazione è dimezzato, perché abbiamo supposto l’ADC unipolare (non accetta tensioni negative): qui l’errore massimo è ancora Q/2, ma senza l’incertezza di segno (è ε ≤0, perché il valore misurato è 0 mentre 0 ≤ Vi ≤ Q/2).

Figura 3. La caratteristica di traferimento di un ipotetico ADC a 3 bit di risoluzione.

Errore di quantizzazione come rumore

L’errore di quantizzazione può essere interpretato come un rumore (noise) che si sovrappone al segnale originale. Consideriamo l’esperimento ideale illustrato in figura 4: un segnale analogico V_i variabile nel tempo viene convertito in digitale da un ADC e di nuovo riconvertito in un segnale analogico V_o(t) da un DAC con la stessa risoluzione e lo stesso fondo scala (e quindi lo stesso quanto) dell’ADC.

Trascuriamo i problemi legati all’acquisizione di segnali variabili nel tempo e al tempo di conversione. Come si è visto, un valore istantaneo V_i viene codificato dall’ADC in un numero intero D_o legato a Vi da Vi = Q · D_o ±%epsilon;, con errore di quantizzazione compreso in mezzo quanto. A sua volta D_o viene riconvertito dal DAC nel valore analogico Vo = Q · Do; il segnale ricostruito differisce così da quello originale proprio dell’errore di quantizzazione: Vo = Vi ±ε. In altri termini, nell’elaborazione digitale il segnale originale viene “sporcato” da un rumore r = ±ε.

Figura 4. Un segnale viene digitalizzato e poi riconvertito in analogico (a). Il segnale finale V_o differisce da quello originale V_i per via dell’errore di quantizzazione (b).

L’andamento nel tempo, r(t), di tale rumore dipende da quello di ingresso v_i(t): se v_i(t) è una rampa che va da 0 V a v_iMAX, l’errore varia ciclicamente e linearmente da un minimo di –Q/2 a un massimo di +Q/2, annullandosi quando l’ingresso è un multiplo esatto di un quanto. In altri termini il rumore r(t) è un segnale a dente di sega alternato, di valori di picco:

$V_{rP}=\frac{Q}{2}=\frac{V_{FS}}{2^{n+1}}$

e valore efficace:

$V_{reff}=\frac{V_{rP}}{\sqrt{3}}=\frac{V_{FS}}{2^{n+1}\sqrt{3}}=\frac{Q}{2\sqrt{3}}$

Figura 5. Con v_i(t ) rampa lineare (a) il rumore (errore) di quantizzazione è un’onda a dente di sega (b) di mezzo quanto di picco.

Nell’esempio di figura 5, con un fondo scala di 5 V e 3 bit di risoluzione, il quanto è Q = 5/8 = 6,25 V, e coincide, in coerenza con la relazione vista, con l’ampiezza picco-picco del rumore di quantizzazione.

Nella caratterizzazione di un ADC assume un particolare valore il rapporto segnale/rumore:

$\left ( \frac{S}{N} \right )_{dB}=10log\left ( \frac{P_{i}}{P_{r}} \right )$

dove P_i/P_r=V²_ieff/V²_reff è il rapporto tra le potenze (riferite a un carico resistivo unitario) del segnale e del rumore (qui assunto come derivante dal solo errore di quantizzazione).

Per valutare questo rapporto, si assume come ingresso una sinusoide alternata che varia da $-\frac{V_{FS}}{2}$ a $+\frac{V_{FS}}{2}$ ovvero di valore efficace $V_{ieff}=\frac{V_{ip}}{\sqrt{2}}=\frac{V_{FS}}{2\sqrt{2}}$

Abbiamo quindi assunto che l’ADC abbia ingresso bipolare o che il segnale sia “spostato in su” da un offset pari al suo valore di picco. In quest’ultimo caso si trascura l’apporto al valore efficace della componente continua dell’offset, che non trasporta informazione.

Supponendo, come si è detto, che il rumore resti approssimativamente un dente di sega:

$\left ( \frac{S}{N} \right )_{dB}=10log\left ( \frac{V^{2}_{ieff}}{V^{2}_{reff}} \right )=20log\left ( \frac{V_{ieff}}{V_{reff}} \right )=20log\left ( \frac{\frac{V_{FS}}{2\sqrt{2}}}{\frac{V_{FS}}{2^{n+2}\sqrt{3}}} \right )$

e quindi:

$=20log\left ( 2^{n}\sqrt{\frac{3}{2}} \right )=20nlog2+20log\sqrt{\frac{3}{2}}=6,02n+1,76$

Cioè ogni bit di risoluzione in più fa guadagnare sul rumore di quantizzazione. In figura 6 è riportato il confronto fra questa relazione teorica e il valore del rapporto segnale/rumore effettivo come risulta da una simulazione. Come si vede l’approssimazione è buona, specie per risoluzioni non troppo basse. Si può dimostrare che la relazione trovata funziona bene anche per altri tipi di segnali (onda quadra, triangolare, a dente di sega, ecc.).

Figura 6. Relazione fra risoluzione e rapporto segnale/rumore in un ADC. La linea esprime la relazione teorica approssimata. I punti di relazione effettiva (simulata) per una sinusoide che “occupa” tutto il campo di variazione in ingresso.

Nel caso in cui il segnale non copra tutto il campo di variazione d’ingresso dell’ADC, il rapporto segnale rumore è inferiore, e si può dimostrare che per una sinusoide di ampiezza picco-picco V_iPP è:

$\left ( \frac{S}{N} \right )_{dB}=6,02+1,76+20log\left ( \frac{V_{iPP}}{V_{FS}} \right )$

Poichè 20log(V_iPP/V_FS )< 0 per V_iPP< V_FS, il rapporto segnale/rumore peggiora (logaritmicamente) al diminuire dell’ampiezza del segnale.

Per ovviare al peggioramento di S/N sui segnali deboli, nelle telecomunicazioni digitali spesso vengono utilizzati ADC a scala non lineare, che espandono i livelli bassi riservando loro un maggior numero di bit.